PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-177759

(43)Date of publication of application: 09.08.1986

(51)Int.CI.

H01L 23/48

(21)Application number : 60-018562

(71)Applicant: HITACHI MICRO COMPUT ENG LTD

HITACHI LTD

(22)Date of filing:

04.02.1985

(72)Inventor: OKINAGA TAKAYUKI

TATE HIROSHI


FURUKAWA MICHIAKI


OTSUKA KANJI

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To enable the mounting of chips with large sizes and the number of pins, to facilitate wiring design, and to enable the miniaturization of the package size, by providing outer leads over the whole, and mounting a chip thereon. CONSTITUTION: A semiconductor element 3 is fixed on a base 1 with an adhesive material 2. The semiconductor element 3 is made of e.g. an Si single crystal substrate: this chip contains many circuit elements, which give one circuit function. The substrate 1 is provided with many outer leads 4 in upright in a vertical direction, and the underside of the element 3 is provided with outer leads 4 in upright. The outer leads 4 made of metallic pins project over the whole out of the back of the substrate 1 of the package body 5 in checker form at the fixed pitch. The semiconductor element 3 larger than the pin interval A of the opposition of the innermost metallic pins 4 is mounted on them.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

⑩日本国特許庁(JP)

⑩ 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭61 - 177759

@Int Cl.4 H 01 L 23/48

織別記号

厅内整理番号 7357-5F 母公開 昭和61年(1986)8月9日

審査請求 未請求 発明の数 1 (全5頁)

❷発明の名称 半導体装置

> ②特 9.6 昭60-18562

29出 昭60(1985)2月4日

砂発 明者 永 降

小平市上水本町1479番地 日立マイクロコンピュータェン

明 者 個発 餢

宏

ジニアリング株式会社内

小平市上水本町1479番地 日立マイクロコンピュータェン

砂田 顋 人 日立マイクロコンピュ ジニアリング株式会社内

ータエンジニアリング

小平市上水本町1479番地

株式会社

の出 願 人

株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

個代 理 人 弁理士 小川 勝男

外1名

最終頁に続く

発明の名称 半導体装置

特許請求の範囲

1. ・パッケージより、アウターリードを垂直に出 した半導体装置であって、前記パッケージ本体内 の半導体素子の下部にも前記アウターリードを有 して应ることを特徴とする半導体装置。

発明の詳細な説明

(技術分野)

本発明は半導体終燈に関し、特に、大型の半導 体素子を搭載できるブラグインパッケージに関す る。

(背景技術)

: 従来のブラグインパッケーツは、一般に、セラ ミック芸板に、半導体量子(チップ)を搭載でき る勝部を消散し、鉄溝部内にチップを搭載し、セ ラミック番板の裏面に、多数の金属ピンをろう付 けし、パッケージ本体から、垂直方向に、多数の 当該金属ピンよりなるアウターリードを引き出し ており、前記チップは当肢ピン(アウォーリード) の内周よりも内側に搭載してなる。すなわち、テ ップの下部にはアクターリードは設けられていず、 チップの周辺に、アウターリードを配設する構造 がとられている。

このため、桝部の大きさにより、チップのサイ ズが限定され、最内周の対向する二辺のピンの間 隔よりも大なるサイズのチップは搭載することが できなかった。

さた、大型サイズのチャブを搭載したとしても コネクタワイヤにより、チップのペッケージと金 異ピンとの接続に誤し、配線の引きまわしが困難 で、特に、最内周のピン間にはコネクタワイヤの 本数が多くなったりして、その配線の引きまわし が困難となる。

さらに、従来のピラグインパッケージにあって は、前記のごとく、テップを群部に搭載し、その 趙辺下部にピンを垂設するので、多ピン化の接続 にも限度があり、大テップを搭載すると、その周 辺のピン配設部が拡大し、パッケージも大型化せ ざるを得ず、小型パッケージの実現は不可能であ

った。

なお、プラグインパッケーツの高密度実装技術 について詳しく述べている例には日刊工業新聞社 発行「電子技術」第23巻第8号P52~53が ある。

〔発明の目的〕

本発明の目的は、大チップ搭載可能としたプラ グインペッケージを提供することを目的とする。

本発明の他の目的はピン数の増加したプラグイ ンパッケージを提供することを目的とする。

本領明のさらに他の目的は配級の引き回しが容 品なプラグインパッケージを提供することを目的 とする。

本発明のさらに他の目的はパッケージサイズの 小型化を目的とする。

本発明の前記ならびにそのほかの目的と新規な 特徴は、本明細書の記述および協付図面からあき らかになるであろう。

[発明の概要]

本題において開示される発明のうち代表的なも

の回路業子が形成され、1つの回路機能を与えている。回路業子は、例えばCMO8から成り、これらの回路業子によって、例えば論園回路やメモリの回路機能が形成されている。

基板1には第1図および第2図に示すようにそ の垂直方向に多数のアウターリード4が立設され ている。

本発明では、これら図に示すように、アウターリード4は半導体素子3の下部にも立設されている。パッケージ本体5の基板1の裏面から基盤目状に一定のピッチで、金属ピンよりなるアウターリード4が全面にわたって突出しており、第2図に示すように、最内周の金属ピン4の対向するピン間間隔似よりも大なる半導体素子3を搭載している。

ペース1には、第1回にはメタライズ層(配線 関)8がメッキ・蒸着などにより設けられており、 このメタライズ層6と半導体素子3のペッド(図 示せず)とを、コネクタワイヤ1により、第1回 に示すように、超音波ボンディングなどの方法に のの概要を簡単に説明すれば、下記のとおりであ る。

すなわち、本発明では、チップの下部にもアクターリードを最底に出した構成、換言すれば、アウターリードを全面に設け、その上部にチップを搭載する構成としたので、チップは大なるサイズのものが搭載でき、ピン数も増加でき、配線引きまわしも容易となり、かつ、バッケージサイズも小型化可能となる。

(実施例)

次に、本発明の実施例を図面に基づき説明する。 第1図に示すように、ペース(基板)1の上に 接着材料2により半導体素子(チップ)3を固着 する。

ペース1は例えばガラスエポキン基板により構成される。接着材料2には、後述するシリコーン系グル(以下81系グルという)を使用することが好ましい。

半導体累子3は例えばシリコン単結晶基板から 成り、周知の技術によってこのチップ内には多数

よりポンディングし、上記メタライズ層 6 と、ア ウターリード 4 とを、ペース 1 に穿設されたスル ホールを介して電気的に接続している。

アウターリード4は、ペース1に融点の高い単 田により、半田付される。

上記メタライズ周6は、例えばA8より構成される。コネクタワイヤ7には、例えばA8細額が使用される。

ペース1上に、ダム8を前記接着材料2と同様の接合材料により、接合し、このダム8により区面されたエリア内にSi系ゲル材料をポッティングし、加熱硬化させ、得られたSi系ゲル9により、半導体電子3とコネクタワイヤポンディング部などを被覆する。

グル8には、従来エレクトロニクス材料あるい はオプティカルファイパー用シリコーンコーディ ング削として市販されていたものを使用でき、例 えばICメモリーのソフトエラー対策用として用 いられていたものを用いることができる。

このゲル材料はリキッド状であり、1液タイプ,

2 液タイプがあり、例えば主剤と硬化剤とから成る 2 液タイプの場合、これらを混合すると反応硬化(架橋) し、硬化物を得る。

硬化システムとしては次の反応式で示すように。 結合型,付加型,紫外線硬化型がある。

糖合型

cat.; Sn-Ti 系触機 R ; 例えばアルキル基 (以下同じ)

付加盟

$$-S_{i}^{\dagger}-CH=CH_{i}+H-S_{i}^{\dagger}\xrightarrow{(Pt)}S_{i}^{\dagger}-CH_{i}CH_{i}-S_{i}^{\dagger}-$$

紫外趨硬化型

に信越化学工業社製KJR9010、X-35-100、 東レシリコーン社製JCR6110などがある。

上配X-35-100 [A(主剤)、B(硬化剤) 2該タイプ、針入度100]の硬化反応機構は自 金付加型で、2液低温高温用ゲルで-75~250℃ の速度範囲で使用できる。

このゲルの形成材料は前記のごとくリキッド状であり、ポッティングにより、半導体案子3などをコートするに、そのポッティングの際の流れ止めのために、第1図に示すように、記練基板1の上面に前配のごとく接合材料を使用し、ダム8を取付ける。このダム8は例えばガラスエポキシ又はゴムにより構成される。

前配のどとく、シリコーン系グル9は柔軟であり、半導体素子3などを接続的に保護するために、 第1図に示すように、キャップ10をダム8上に 取付ける。このキャップ10は例えばガラスエポ キシにより構成される。このキャップ9のダム8 への取付けには、前記経着材料2と同様の組成内 容の接着材料により取付けるとよい。 硬化物を得るに、加熱(ベータ)するとゴム化 が進む。

本発明に使用されるシリコーン系グルはシリコーンゴムと異なり架橋密度の低いものである。 一般に、対止材料として使用されているシリコーン系樹脂とも異なる。

シリコーン系グルよりも発播密度の低いものと してシリコーン系オイルがある。

架橋密度は一般に針入度計を用いて測定され、 それに使用される針についてはASTMD1321 に規格がある。

針入度からみて、一般にゲルは 4 ~ 2 0 mmの範囲、オイルは 2 0 mm以上であり、ゲルの硬化反応の促進によりゴム化が超とり、シリコーンゴムと称されているものは一般に針入度 4 mm 以下である。

本発明に使用されるシリコーン系グル9は柔軟であり、このシリコーン系グルの硬化によっても、 ワイヤの破断などが起こらない。また、耐湿性が 極めて良好である。

このシリコーン系ゲルの具体例としては、例え

第3回は、本発明におけるワイヤボンディング およびピン間の配線の要部平面図で、第3回に示 すように、半導体業子3のボンディングパッド11 とメタライズ暦9とをコネクタワイヤ?によりポ ンディングするが、本発明では配線基板1のメタ ライズ層(配線)9をポンディングリードとして 利用すると、ピン間に引きまわすコネクタワイヤ の本数が少なくでき、その配額が楽になる。

〔 効果〕

(1) アウターリードを、従来のごとく、チップの 周辺下部に母散するという創限を取り払い、全面 に一定のピッチで基盤目状に配列し、それらアウ ターリードの上部にチップを搭載するようにした ので、チップは大きなサイズであっても搭載可能 である。

すなわち、アウターリードの配列された内部に テップを搭載するようにしていたので、テップの 大きさは、アウターリードの最内閣の対向するピ ン間隔よりも越えることはできず、そのピン間隔・ により制限され、大テップを搭載することはでき

特開昭 61-177759 (4)

ない本発明によれば大きなサイ*メのチップの搭載* が可能となる。

(2) 上記のようにアウターリードをペース会面にわたり多数最致しているので、多ピン化が可能である。

すなわち、チャブの周辺下部にアウターリードを極敗するので、その周辺の狭いエリア内にアウターリードを配列することになり、アウターリードの数は然ずと制限されるが、本籍明はかかる制限なく、多数のアウターリードをパッケージ本体から垂直に出すことができる。

- (3) 大テップ化に伴ない、ピン間のコネクタワイヤの本数を低減でき、ピン間の配線が容易となる。 その際ペース(配線基板)のメタライズ層をポンディングリードとして使用することにより、一層 ピン間配線が容易となる。
- (4) テップサイズを大きくしたら、アウターリードの配列に要するエリアもそれに伴ない拡大しなければならなかったが、テップサイズを大きくしても、アウターリードの配列に要するエリアを拡

大する必要がなく、したがって、パッケージサイズを小さくすることができ、従来と同一サイズのパッケージでも、収納されるテップは大なるものとすることができる。

(5) SIグルドよりチップなどを被覆するようにしたので、耐湿性が良好で、また、当該グルは柔軟であるので、ワイヤ被断などを超こさず、また、ペースにガラスエポキシ遊板を使用することによりチップとの熱膨張係数もマッチさせることができ、かつ、ブラスチック化が可能であるので、高信頼性で、低コストのものが得られる。

以上本発明者によってなされた発明を実施例にもとづき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その受旨を決脱しない範囲で程々変更可能であることはいうまでもない。

〔産業上の利用分野〕

以上の説明では主として本発明者によってなされた発明をブラグインパッケージに適用した例を示したが、他のパッケージなどにも適用できる。

図面の簡単な説明

第1回は本発明の実施例を示す断面図、


第2図は本発明の実施例を示す底面図、


第3回は本発明の典施例を示す要部平面図である。


1…ベース(配線基板)、2…接着材料、3… 半導体最子、4…アウターリード、5…バッケー ジ本体、6…メタライズ層、7…コネクタワイヤ、 8…ダム、9…シリコーン系グル、10…キャッ ブ、11…バッド。











第1頁の続き ¹ 切 者 古 川 道 明 小平市上水本町1450番地 株式会社日立製作所デバイス開 発センタ内 ¹ 砂発 明 者 大 塚 **寛** 治 小平市上水本町1450番地 株式会社日立製作所デバイス開 発センタ内